General
Máquinas Eléctricas I
|
Arquitectura e Ingeniería de Computadores (2011)
Profesores Valentín Puente Varona Pablo Abad FidalgoDepartamento de Electrónica y Computadores
|
El objetivo fundamental de la asignatura es facilitar al alumno/a una visión precisa de cómo el software interacciona con el hardware subyacente. El alumno/a debe adquirir una visión aproximada de cómo funciona el procesador y el sistema de memoria de un computador actual.
En particular, se espera que el alumno/a este capacitado para llevar a cavo evaluaciones cualitativas, utilizando las figuras de merito, sobre el rendimiento de un computador ejecutando un programa, y sepa efectuar comparaciones adecuadas entre diferentes opciones de diseño alternativas. Comprender las técnicas concurrentes utilizadas por los computadores actuales, para reducir el tiempo de ejecución de forma implícita o explicita al código máquina ejecutado. Ser conscientes del impacto que tiene en el rendimiento del computador las decisiones tomadas a la hora de programar en alto nivel.
Relacionar la evolución en las técnicas de integración con los cambios sufridos en la arquitectura de los computadores actuales y como sus restricciones condicionaran la evolución futura de los computadores.
Palabras Clave de la AsignaturaTLP, Coste, Paralelismo, Arquitectura de Computadores, Procesador, Rendimiento, DLP, ILP, ISA, Micro-Arquitectura. |
Datos identificativos de la Asignatura
|
Qué es un computador y que papel juega en su desarrollo la arquitectura de computadores.
Tendencias y dependencias.
Métricas de evaluación: parámetros y fundamentos tecnológicos:
Coste.
Rendimiento.
Consumo energético.
Fiabilidad.
La frontera hardware/software.
Definición y virtudes a perseguir por el repertorio de instrucciones: perspectiva histórica.
Influencia de los compiladores y la implementación.
Modelos de ISA: memoria, acumulador, stack y registros.
Modos de direccionamiento.
Control de flujo.
Filosofía RISC y CISC.
Tendencias y coste en tecnologías de almacenamiento.
El efecto “Memory–Wall”.
Localidad espacial y temporal y justificación de la jerarquía de memoria.
Implementación de las cachés.
El ABC de las cachés: asociatividad, tamaño de bloque y capacidad.
Modelo de las 3C en los fallos de caché.
Prefetch software y prefetch hardware.
Políticas de escritura.
Evaluación y métricas de efectividad en las cachés.
Memoria Virtual:
Parámetros.
Traducción de direcciones.
Tabla de páginas.
Reducción del coste en el proceso de traducción.
DRAM:
Implementación de memoria de alta densidad DRAM.
Fiabilidad en memoria: detección y corrección de errores.
Evolución histórica de las memorias DRAM: memorias modo página, página rápida, SDRAM y DDRAM.
Repaso segmentación.
Dependencias de datos.
Dependencias de control:
Predicción dinámica de saltos.
Ejecución especulativa.
Limites de la segmentación.
Ejecución superescalar.
Pipelines diversificados: pipelines 2-wide issue, unidades FP.
Implicaciones Multi-Issue:
Fech de múltiples instrucciones y trace caché.
Wide decode.
Dependencias y redes de cortocircuito.
Limitaciones de la ejecución en orden.
Planificación estática y dinámica de instrucciones:
Algoritmos de planificación dinámica:
Scoreboard.
Estado preciso y ejecución especulativa con planificación dinámica: alternativas de diseño:
Arquitectura ROB/RS segmentada.
Verificabilidad y límites en la complejidad de diseño: perspectiva histórica de la ley de Moore.
Paralelismo a nivel de Thread.
SMP.
Coherencia caché.
Sincronización.
FCMT.
FGMT.
SMT.
CMP.
Aprovechamiento del paralelismo a nivel de datos con vectoriales.
Extensiones vectoriales del ISA.
Acelaración vectorial basada en GPU.
Henessy, D. & Patterson, D.A. (2007): «Computer architecture: a quantitative aproach». Morgan Kaufmann. 4ª Ed. ISBN : 978-0-12-370490-0.
Shen, J.P. & Lipasti, M.H. (2006): «Modern microprocessor design». McGraw Hill. 1ª Ed. ISBN : 0-07-057064-7.
60% Teoría
Examen escrito en junio.
40% Prácticas
Parte obligatoria calificable mediante examen escrito en junio. Su contribución a la nota de la Práctica será 6/10, aproximadamente.
Parte opcional calificable por Memoria + Presentación. Su contribución a la nota de la Práctica será 4/10, aproximadamente. Descripción de la Evaluación Continua: actividades que debe desarrollar el alumno/a y su valoración.
![]() |
Valentín Puente Varona
Departamento de Electrónica y Computadores UNIVERSIDAD DE CANTABRIA |
![]() |
Pablo Abad Fidalgo
Departamento de Electrónica y Computadores UNIVERSIDAD DE CANTABRIA |
Contacto Información legal Sobre OCW RSS Universidad de Cantabria